شبكة إبر مصفوفة متداخلة
شبكة إبر مصفوفة متداخلة (بالإنجليزية: Staggered Pin Grid Array) وهو نوع من تقنية شبكة إبر مصفوفة حيث تكون الإبر الموجودة على وحدة المعالجة المركزية متداخلة, أي بين كل أربع إبر مصفوفة بشكل مربع يوجد إبرة إضافية في الوسط, أو بوجهة نظر أخرى تصبح كل أربع إبر مصفوفة بشكل مربع مائل. وهو يستخدم عند الحاجة إلى زيادة عدد الإبر على شبكة الإبر مصفوف من دون زيادة حجم وحدة المعالجة المركزية أو المقبس المستخدمة له.
| ملف:Icon-gears.png | هذه بذرة مقالة عن موضوع تقني تحتاج للنمو والتحسين، فساهم في إثرائها بالمشاركة في تحريرها. |
Staggered pin grid array]] pt:Staggered Pin Grid Array
