العائلة المنطقية لل TTL
| هذه المقالة يتيمة حيث أن عددًا قليلاً من المقالات أو لا مقالات إطلاقًا تصل إليها. ساعد من فضلك بإضافة وصلات في المقالات ذات العلاقة. (أغسطس 2009) |
منطق الترانزستور-ترانزستور TTL- Transistor Transistor Logic
وهي العائلة الأكثر استخداما وتتضمن عائلات فرعية هي :
- - العائلة القياسية Standered TTL******
- - العائلة المنخفضة القدرة Low power TTL******
- - العائلة عالية السرع TTL High speed TTL
- - عائلة Shottky clamped TTL******
- - عائلة الشوتكى مخفضة القدرة Low power Shottky
العائلة القياسية Standered TTL
الشكل التالى يوضح دارة بوابة NAND منفذة بتقنية عائلة TTL القياسية - لمن أراد الشرح بالتفصيل فليحاول فهمها بنفسه أولا ثم يطرح علينا أفكاره قبل طلب الشرح المفصل :
- تعمل الدارة بتغذية مصدر قدرة +5 فولت - هذه الدارة لها زمن تأخير 10 نانو ثانية - الفقد في القدرة للبوابة = 10 مللى وات - أقصى تردد للعمل هو 35 ميجا هرتز.
العائلة منخفضة القدرة Low power TTL
ودارة نفس البوابة (NAND) في هذه العائلة (المنخفضة القدرة) مشابهة لمثيلتها في العائلة السابقة (العائلة القياسية) ولكنها مختلفة في عدم وجود الثنائى CR1 كما أن قيم المقاومات بها مختلفة وهي كالتالى : R1=40K R2=20K R3=12K R4=500 ويكون ناتجا من هذا الاختلاف أن التيار المار أقل وفقد القدرة أقل. وهذه العائلة الفرعية لها زمن تأخير 33 نانو ثانية، والفقد في القدرة للبوابة هو 1 مللى واط وأقصى تردد هو 3 ميجا هرتز.
العائلة العالية السرعة High Speed TTL
وتم بناء هذه العائلة بإضافة زوج دارلينجتون Darlington - Q3/Q4 وتقليل قيم المقاومات مما يسرع الانتقال من حالة منطقية إلى أخرى. وفى هذه العائلة الفرعية لها زمن تأخير = 6 نانو ثانية وقدرة مفقودة بمقدار 022و0 وات في البوابة الواحدة وأقصى تردد يمكن العمل عليه هو 50 ميجا هرتز.
عائلة الربط بالشوتكى SCHOTTKY-Clamped TTL
وهي أخر العائلات الفرعية (تحت الTTL) ظهورا وهي أسرع من أى عائلة TTL أخرى وتختلف هذه العائلة الفرعية عن أى عائلة أخرى في الTTL في أنها تستخدم ترانزستور معدل حيث توصل قاعدة الترانزستور بمجمعه عن طريق موحد شوتكى (كما هو موضح بالشكل) ويعمل الدايود على تحويل تيار القاعدة عندما يكون الترانزستور في حالة غلق الدائرة ON، وذلك حتى يمنعه من تخزين الشحنات التي تبطئ من سرعته عندما يتحول من الحالة ON إلى حالة فتح الدائرة OFF. وهذا يسرع الأداء العام للدارة مما يعطي للبوابة زمن انتقال يساوى 3 نانو ثانية ومعدل استهلاك للقدرة = 19 مللى واط وأقصى تردد يمكن العمل عليه هو 125 ميجا هرتز.
اقرأ أيضا
- منطق ثنائي-ترانزستور
- دارات منطقيه باستخدام الريلية
- المصفوفة المنطقية المبرمجة
- أجهزة منطقية قابلة للبرمجة
- المصفوفة المنطقية المبرمجة
ca:Tecnologia TTL cs:TTL (logika) de:Transistor-Transistor-Logik Transistor–transistor logic]] es:Tecnología TTL eu:TTL fa:منطق ترانزیستور-ترانزیستور fi:TTL (logiikka) fr:Transistor-Transistor logic id:Logika transistor–transistor it:Transistor-transistor logic ja:Transistor-transistor logic ko:트랜지스터-트랜지스터 논리 nl:Transistor-transistorlogica pl:Transistor-transistor logic pt:Transistor-Transistor Logic ru:Транзисторно-транзисторная логика simple:Transistor-transistor logic sr:TTL sv:Transistor-Transistor Logik uk:ТТЛ-логіка zh:電晶體－電晶體邏輯
